（信息来源：blocksandfiles）

(资料图片)

英国兰开斯特大学的研究人员表示，他们已经设计出一种结合了 DRAM 速度和闪存耐用性的新型ULTRARAM 非易失性存储器。一家衍生公司正在成立，试图将其商业化。

物理学教授 Manus Hayne 领导的团队发明了 ULTRARAM，这是一种基于电荷的存储器，其逻辑状态由浮栅中是否存在电子决定。该技术依赖于化合物半导体中的量子共振隧穿。每个单元都有一个浮栅，通过三势垒共振隧穿异质结构访问。

Lancaster Uni 团队表示，化合物半导体通常用于 LED、激光二极管和红外探测器等光子器件，但不用于使用硅半导体的数字电子产品。但ULTRARAM 可以构建在硅基板上。

一篇研究论文说：“使用分子束外延生长的样品开始于沉积 AlSb 成核层以播种 GaSb 缓冲层的生长，然后是 III-V 存储器外延层。”

III-V族是指化合物半导体合金，含有元素周期表中第III族和V族的元素，例如砷化镓。

该论文的摘要说：“制造的single-cell存储器在 ≤10 ms 持续时间的 ≈2.5 V 编程/擦除脉冲后显示出清晰的 0/1 逻辑状态对比，这是 10 和 20 µm 器件的非常快的切换速度。此外，对于给定的单元尺寸，低电压和每单位面积的小器件电容的组合导致开关能量比动态随机存取存储器和闪存低几个数量级。对设备的扩展测试表明，保留时间超过 1000 年，无退化耐受性超过107个编程/擦除周期，超过了 GaAs 基板上类似设备的最新结果。”

研究人员对比了 DRAM 和 NAND：“一个快速、高耐用的内存似乎需要一种脆弱的逻辑状态，这种状态很容易丢失，甚至需要不断刷新，例如……DRAM。相比之下，稳健的非易失性逻辑状态表面上需要大量能量来切换，这（逐渐）会损坏内存结构，降低耐用性；例如，Flsh。”

电阻式 RAM、磁阻式 RAM 和相变存储器技术是试图弥合这两种状态的研发主题领域。他们说：“ULTRARAM 通过利用 InAs（砷化铟）量子阱（QW）和 AlSb（锑化铝）势垒来创建三势垒共振隧道（TBRT）结构来打破这种范式......通过使用 TBRT 异质结构作为FG 和通道之间的屏障，而不是通常的单片材料，可以实现具有非凡特性的基于电荷的存储器。”

量子阱是三维结构中的一个区域，在该区域中，粒子被迫占据它们具有离散能量值的二维区域。量子阱设备运行速度非常快，需要的电力很少，并用于光子设备。AISb 是一种半导体。

ULTRARAM 设备概念。a) 具有相应材料层的器件的横截面示意图。突出显示了浮栅 (FG)、三势垒谐振隧道结构 (TBRT) 和读出通道。箭头指示编程/擦除操作期间电子流的方向。b) 栅极长度为 10 µm 的制造器件的扫描电子显微照片。c, d) 非平衡格林函数 (NEGF) 计算状态密度以及导带图，分别用于无应用偏差（即保留）和程序循环偏差。B1、B2、B3为AlSb势垒层。QW1 和 QW2 是 TBRT 中的 InAs 量子阱。

摘要说：“AlSb 相对于形成浮栅(FG) 和沟道的 InAs 的2.1eV导带偏移，为电子通过提供了一个屏障，可与Flash中使用的 SiO2 电介质相媲美。然而，在 TBRT 结构中包含两个 InAs 量子阱（不同厚度）......由于共振隧穿，当施加低电压（≈2.5 V）时，它可以变得对电子透明。” SiO2是二氧化硅。

当在源极 (S) 和漏极 (D) 触点之间施加电压时，通过测量通过通道的电流，可以非破坏性地读取浮点的电荷状态以及存储器的逻辑状态。

更重要的是：“由于与 DRAM 相比，器件所需的电压较低且每单位面积的电容较低，因此预计 20 nm 特征尺寸 ULTRARAM 存储器的超低逻辑状态开关能量为 10-17 J，即两个和三个分别比 DRAM 和闪存低几个数量级。”

他们得出结论：“对制造的single-cell存储设备的测试显示出强大的潜力，设备在 ≤10 毫秒的编程/擦除操作期间展示了清晰的存储窗口，这对于 10 和 20 µm 栅极长度的设备来说非常快。≈2.5 V 编程/擦除电压和低器件面积电容导致每单位面积的开关能量分别比 DRAM 和闪存低 100 倍和1000 倍。超过 1000 年的外推保留时间和超过 107 个程序擦除周期的无退化耐久性测试证明这些存储器是非易失性的并且具有高耐久性。”

如果这可以以有吸引力的成本商业化和制造，那么我们就有了一种新的存储级内存。该技术已在美国获得专利，并且正在与潜在投资者进行分拆讨论。